This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-148852

(43) Date of publication of application: 07.06.1990

(51)Int.CI.

H01L 21/336 H01L 27/092 H01L 27/108 H01L 27/11 H01L 29/784

(21)Application number : **63-301068**

(71)Applicant : HITACHI LTD

(22) Date of filing:

30.11.1988

(72)Inventor: HONJO SHIGERU

SASAKI KATSURO ISHIBASHI KOICHIRO


AOKI MASAAKI


SHIMOHIGASHI KATSUHIRO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To prevent decrease in threshold voltage and in breakdown strength between a source and a drain and to suppress leak currents to the side of a substrate by providing impurity-doped region whose impurity concentration is higher than the impurity concentration of the semiconductor substrate and which has the same conductivity type as that of the substrate directly beneath a gate electrode at a specified depth, and setting the position of the peak of the impurity concentration within a specified distance from the surface of the substrate. CONSTITUTION: An n-type impurity layer 10' and a ptype impurity layer 10 are provided in an n-type protruding region 13' and a p-type protruding region 12' directly beneath gate electrodes 16 of p-type and n-type





transistors. The impurity concentrations of the layers 10' and 10 are higher than that in the regions 13' and 12'. The position of the peak of the impurity concentration is set within approximately 0.8µm from the surface of the substrate. Since the two-dimensional distribution of depletion layers in the regions 12' and 13' can be suppressed, the decrease in threshold voltage can be suppressed. Since the electric field of a drain is weakened by the layers 10' and 10, punch-through between a source and the drain is suppressed, and breakdown strength between the source and the drain is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日 本 国 特 許 庁 (JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-148852

®Int. Cl. 5

識別記号

庁内整理番号

63公開 平成2年(1990)6月7日

H 01 L 21/336

29/78

Z B * 3 2 1

審査請求 未請求 請求項の数 10 (全18頁)

😡発明の名称

半導体装置およびその製造方法

②特 顧 昭63-301068

22出 願 昭63(1988)11月30日

70発 明 者 本 城 燮

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

個発 明 佐々木 勝朗 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 奢 一 郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発 明 考 ΙĒ 明

東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製

作所中央研究所内

の出 顧 株式会社日立製作所 弁理士 中村 純之助

個代 理 人

最終頁に続く

東京都千代田区神田駿河台4丁目6番地

日日 田余

- 1. 発明の名称 半導体装置およびその製造方法
- 2. 特許請求の範囲
 - 1. 半導体基板表面上の一部にゲート絶縁膜を介 してあるいは介さないで設けられたゲ と、該ゲート電極の両側の上記半導体基板の表 面領域に設けられたソース領域およびドレイン 領域と、該ソース領域およびドレイン領域のう ちの少なくともドレイン領域の下部および上記 ゲート電極の直下のチャネルが形成される領域 を除く額ソース領域およびドレイン領域のうち の少なくともドレイン領域の側部に設けられた 絶縁膜とを具備する半退体装置において、上記 ゲート電極の直下の上記半導体基板内に該半導 体基板と同じ導電型で該半導体基板の不純物額 度より高い不純物設度の不純物ドープ領域が所 定の深さに設けられ、かつ、該不純物ドープ領 域の不純物温度のピークの位置が上記ゲート電 極の直下の上記半導体基板表面からほぼ0.8 μ m

以内にあることを特徴とする半導体装置。

- 2. 半導体基板の一部に突出して設けられた半導 体突出領域と、該半退体突出領域表面上にゲー ト絶縁膜を介してあるいは介さないで設けられ たゲート電極と、上記ゲート電極の直下のチャ ネルが形成される領域を除いて上記半導体突出 領域の両側あるいは片側下部に延在して設けら れた絶縁膜と、上記半導体突出領域の両側ある いは片個の上記ゲート電極の直下の半導体側部 の舞出部に付着され、かつ、該爾出部から上記 絶縁膜上に延在する半導体膜からなるソース領 域あるいはドレイン領域と、該ソース領域ある いはドレイン領域と接する上記半導体突出領域 内に設けられた真性ソース領域あるいは真性ド レイン領域とを具備することを特徴とする半導 体装置.
- 3. 上記ゲート電極の直下から上記半導体突出領 域内に該半導体突出領域と同じ導電型で該半導 体突出領域の不純物濃度より高い不純物濃度の 不純物ドープ領域が所定の深さに設けられ、該

不統物ドープ領域の不統物濃度のピークが上記 ゲート電極の直下の上記半導体突出領域表面からほぼ0.8 μ = 以内にあることを特徴とする特許 請求の範囲第2項記載の半導体装置。

4、第1導電型の半導体基板の表面領域に設けら れた上記第1導電型と反対導電型の第2導電型 のウェルと、該第2導電型ウェル表面領域の一 部に突出して設けられた第2導電型半導体突出 領域と、該半導体突出領域表面上にゲート絶縁 膜を介してあるいは介さないで設けられたゲー ト電極と、上記ゲート電極の直下のチャネルが 形成される領域を除いて上記半導体突出領域の 両側下部に延在して設けられた絶縁膜と、上記 半導体突出領域の両側の上記ゲート電極の直下 の半導体露出部にそれぞれ付着され、かつ、該 露出部から上記絶縁膜上にそれぞれ延在する半 導体膜からなるソース領域およびドレイン領域 と、該ソース領域およびドレイン領域とそれぞ れ接して上記半導体突出領域内に設けられた真 性ソース領域および真性ドレイン領域とを具備 する第1導電型電界効果トランジスタと、

上記第1導電型の半導体基板の表面領域もし くは該半導体基板の表面領域に設けられた第1 導電型のウェルの一部に突出して設けられた第 1 導電型半導体突出領域と、 該半導体突出領域 表面上にゲート絶縁膜を介してあるいは介さな いで設けられたゲート電極と、上記ゲート電極 の直下のチャネルが形成される領域を除いて上 記半導体突出領域の両側下部に延在して設けら れた絶縁膜と、上記半導体突出領域の両側の上 記ゲート電極の直下の半導体露出部にそれぞれ 付着され、かつ、該露出部から上記絶縁膜上に それぞれ延在する半導体膜からなるソース領域 およびドレイン領域と、該ソース領域およびド レイン領域とそれぞれ接する上記半導体突出領 域内に設けられた真性ソース領域および真性ド レイン領域とを具備する第2導電型電界効果ト ランジスタとにより構成されるCMOSを具備 することを特徴とする半導体装置。

5. 上記ゲート電極の直下から上記半導体突出領

域内に該半導体突出領域と同じ導電型で該半導体突出領域の不純物濃度より高い不純物濃度の不純物活度の深さに設けられ、該不純物ドープ領域の不純物濃度のピークが上記ゲート電極の直下の上記半導体突出領域表面からほぼ0.8 μm以内にあることを特徴とする特許請求の範囲第4項記載の半導体装置。

- 6. 上記第2 導電型ウェルおよび上記第1 導電型 ウェルもしくは上記第1 導電型半導体基板の表 面上の上記絶縁膜に開孔が設けられ、該開孔部 の韓出する半導体基板に付着された電極を有す ることを特徴とする特許請求の範囲第4 項また は第5 項記載の半導体装置。
- 7. 上記第2導電型ウェルの電極と上記第1導電型電界効果トランジスタのソース領域とが接続され、上記第1導電型の電界効果トランジスタのドレイン領域と上記第2導電型の電界効果トランジスタのドレイン領域とが接続され、かつ、上記第1導電型ウェルもしくは上記第1導電型電界効果の半導体装板の電極と上記第2導電型電界効果

トランジスタのソース領域とが接続され、上記各接統部においてそれぞれ共通に電極が取ってあることを特徴とする特許請求の範囲第6項記載の半速体装置。

- 9. 上記第1の工程と上記第2の工程との間に、 上記ゲート電極の直下の上記半導体基板の所定 の深さに該半導体基板と同じ導電型で該半導体

基板の不純物級度より高い不純物級度で、かつ、不純物級度のピークの位置が上記ゲート電極の直下の上記半導体基板表面からほぼ0.8μα以内にある不純物ドープ領域を形成する工程を具備することを特徴とする特許請求の範囲第8項記載の半導体装置の製造方法。

10. 上記第3の工程において形成した絶縁膜に開 孔を形成して上記半導体基板を館出する工程を 具備し、かつ、上記第4の工程において該解出 した半導体基板上に半導体膜を付着させること を特徴とする特許請求の徳囲第8項または第9 項記数の半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、MOS型電界効果トランジスタ(以下、単にトランジスタと略記する)を具備してなる半導体装置およびその製造方法に係り、特に、チャネル長(ゲート長)が0.5μg以下の超微和トランジスタに適用するのに好適な半導体装置およびその製造方法に関する。

という、いわゆる短チャネル効果である。

本額造において、ドレイン拡散層 6 およびソース拡散層 7 の底面部に形成された絶縁膜 8、9は、チャネルが形成可能なようにゲート 電極 4 およびゲート 絶縁膜 3 の直下の極めて浅い 領域を除いて、ドレイン拡散層 6 およびソース拡散層 7 の側面部のにも延在しており、ドレイン拡散層 6 の側面部の絶縁膜でドレイン電界を緩和し、上記①、②の短チャネル効果を抑制しようとするものである。

(発明が解決しようとする課題)

上記従来技術においては、短チャネル効果への対策が十分でない。すなわち、①ゲート電極4の直下の基板1の設度プロファイルの点について配慮がされておらず、(1)ゲート電極4の直下の基板1内に生じる空芝層の2次元分布により関値電圧が低下する。(2)ドレイン電界の緩和が十分でなく、ソース、ドレイン間別圧が十分高くない。(3)ゲート電極4およびゲート絶縁膜3の直下の極めて浅い領域を除くドレイン拡散層6の底面部および側面部に延在する絶縁膜8のドレイン側

〔従来の技格〕

この種のトランジスタは、例えば、特開昭 6 3 - 7 6 4 8 1 号広報に記録されている。

第11図は、この文献に記載された従来のトランジスタの断面図である。

図において、1はP型シリコン基板、2はトランジスタと他の素子との間の絶縁分離を行なった教子分離絶縁膜、3はゲート絶縁膜、4はゲート電低、6はドレイン拡散層、7はソース拡散層、5はゲート電低4とドレイン拡散層6およびソース拡散層7の側面の一部および原面部に形成された絶縁膜である。

それは、①電子崩降服が生じ、パンチスルーによりソース、ドレイン間耐圧が低下する。また、②ドレイン電界により関値電圧が低下する。

基板側とは電気的に十分に絶縁されていないので、ドレイン拡散層 6 から基板 1 側へのリーク電流を抑えることができない。②当該トランジ等に起因する 2 年りセルを構成した場合、 a 線等に起因する雑音キャリアにより生じるソフトエラーへの対策が十分でない。③依然として、 素子分離 領が必要であり、 素子面積の低減効果が少ない。④素子が 1 個の単体構造のみに関するものであり、 L S 1 全体としての構造になっていない、

ことが解決すべき課題であった。

本発明の目的は、上記①~④の課題を解決し、特に、チャネル長が0.5 μ m以下のトランジスタの 集積化に適合する素子梅造およびその製造方法を 提供することにある。

「懇願を解決するための手段)

上記目的を、本発明は次のような手段により遊成する。

すなわち、本発明の第1の半導体装置(すべての実施例に適用)は、半導体基板装面上の一部に ゲート絶縁膜を介して(すなわち、MOS 報道) あるいは介さないで(すなわち、MES協造)設 けられたゲート電極と、該ゲート電極の両側の上 記半導体基板の表面領域に設けられたソース領域 およびドレイン領域と、該ソース領域およびドレ イン領域のうちの少なくともドレイン領域の下部 および上記ゲート電極の直下のチャネルが形成さ れる領域を除く該ソース領域およびドレイン領域 のうちの少なくともドレイン領域の側部に設けら れた絶縁膜とを具備する半導体装置において、上 記ゲート電優の直下の上記半導体基板内に該半導 体基板と同じ導電型で該半導体基板の不純物設度 より高い不純物温度の不純物ドープ領域(図面の 符号10、10′)が設けられ、かつ、該不純物 ドープ領域の不純物温度のピークの位置が上記ゲ ート電極の直下の上記半導体基板表面からほぼ 0.8μm以内にあることを特徴とする.

また、本発明の第2の半導体装置(第1図、第4回、第9図(B)に示す)は、半導体基板の一部に突出して設けられた半導体突出領域と、該半導体突出領域表面上にゲート絶縁膜を介してある

本発明をVLSIに必須のCMOS(相補型ト ランジスタ)に適用した半導体装置(第1図、第 4 図に示す)においては、第1 苺電型の半導体基 板の表面領域に設けられた上記第1基電型と反対 導電型の第2導電型のウェルと、該第2導電型ウ ェル表面領域の一部に突出して設けられた第2章 電型半導体突出領域と、該半導体突出領域表面上 にゲート絶縁膜を介してあるいは介さないで設け られたゲート電極と、上記ゲート電極の直下のチ ャネルが形成される領域を除いて上記半導体突出 領域の両側下部に延在して設けられた絶縁膜と、 上記半導体突出領域の両側の上記ゲート電極の直 下の半導体飼出部にそれぞれ付着され、かつ、該 露出部から上記絶縁膜上にそれぞれ延在する半導 体膜からなるソース領域およびドレイン領域と、 該ソース領域およびドレイン領域とそれぞれ接し て上記半導体突出領域内に設けられた真性ソース 領域および真性ドレイン領域とを具備する第1線 **電型電界効果トランジスタと、**

上記第1退電型の半導体基板の表面領域もしく

第2の半導体装置においても、上記ゲート電極の直下から上記半導体突出領域内に該半導体突出領域と同じ導電型で該半導体突出領域の不純物設度より高い不純物設度の不純物ドープ領域を設けた方が好ましく、この場合も該不純物ドープ領域の不純物設度のピークが上記ゲート電極の直下の上記半導体突出領域表面からほぼ0.8μm以内にある。

は該半導体基板の表面領域に設けられた第1導電 型のウェルの一部に突出して設けられた第1導電 型半導体突出領域と、該半導体突出領域表面上に ゲート絶縁膜を介してあるいは介さないで設けら れたゲート電極と、上記ゲート電極の直下のチャ ネルが形成される領域を除いて上記半導体突出領 域の両側下部に延在して設けられた絶縁膜と、上 記ゲート電極の直下の上記半導体突出領域の両側 の半導体露出部にそれぞれ付着され、かつ、該露 出部から上記絶縁膜上にそれぞれ延在する半導体 膜からなるソース領域およびドレイン領域と、該 ソース領域およびドレイン領域とそれぞれ接して 上記半導体突出領域内に設けられた真性ソース領 域および真性ドレイン領域とを具備する第2導電 型電界効果トランジスタとにより構成されるCM OSを具備することを特徴とする.

このCMOSにおいても、上記ゲート電極の直下から上記半導体突出領域内に該半導体突出領域内に該半導体突出領域の不純物濃度より高い不純物温度の不純物ドープ領域を設けた方

が好ましく、この場合も該不純物ドープ領域の不 純物漁度のピークが上記ゲート電極の直下の上記 半導体突出領域表面からほぼ0.8μm以内にある。

また、CMOSにおいては、上記第2 導電型ウェルおよび上記第1 導電型ウェルもしくは上記第1 導電型半導体基板の表面上の上記絶縁膜に開孔が形成され、該開孔部の露出する半導体部に付着された電極を有する。

さらに、インバータ回路(第1回)でなく、上記 第2項電型ウェルの電極と上記第1項電型電型 果トランジスタのソースを破しては、上記 第1項電型の電界効果トランジスタのドレイイの 球と上記第2項電型の電界が扱わった。 上記第2項電型の配子の はというなどが接続され、かつ、上記第1項で とは上記第1項で型半辺の はないたが接続され、かつ、上記体基板の でないたが接続され、 のいて、 の

本発明の半導体装置の製造方法は、半導体基板

膜に開孔を形成して上記半導体基板を録出する工程を具備し、かつ、上記第4の工程において該路出した半導体基板上に半導体膜を付着させることも可能である。

〔作用〕

第2図(A)は、本発明の第1の半導体装置の効果を示す図で、ゲート電極直下の半導体装版内に該基板と同じ導電型で該基板より不純物温度が高い不純物ドープ領域を設けた場合の関値電圧を示す図、第2図(B)は、この高濃度不純物ドープ領域のピークの位置を示す図である。

これらの図から明らかなように、ゲート長が 0.5 μ m 以下の超微細トランジスタにおいて、高温 度不純物領域を設けた場合は、高温度不純物領域を設けない従来の場合に比べて、関値電圧が低でするのを抑制できることが判る。また、関値電圧のの低下防止のためには、ゲート電極直下のチャネルが形成される半導体基板表面からほぼ 0.8 μ m 以下に不純物プロファイルのピークを持つことが要求されることがわかった。また、高温度不純物ド

の一部にが一ト絶縁膜を介してあるいは介さなが一トを極いまする第1の工程と、上記が一ト電極の上記半導体基板を所定の運体を形成する。上記を形成を形成でから、一大型を受けて、一大型を受けて、一大型を受けて、一大型を受けて、一大型を受けて、一大型を受けて、一大型を受けて、一大型を受ける。とを特徴とする。

また、上記第1の工程と上記第2の工程との間に、上記ゲート電極の直下の上記半導体基板の所定の深さに該半導体基板と同じ導電型で該半導体基板の不純物級度より高い不純物級度で、かつ、不純物級度のピークの位置が上記ゲート電極の直下の上記半導体基板表面からほぼ0.8μm以内にある不純物ドープ領域を形成する工程を具備することが好ましい。

さらに、上記第3の工程において形成した絶称

また、本発明の第2の半導体装置においては、素子分離用絶縁膜の上にトランジスタのソース、ドレイン領域を形成するので、素子分離に避を形成するので、素子分離に避を形成するので、この第2の半導体と設定を用いてチャネル長が0.5μm以下の超微細トランジスタで構成されるCMOSの場合は、テロジスタのソース領域が半導体基板(半導体変出

領域)に接する面積を小さくできるので、ラッチアップを発生しにくくすることができる。さらに、メモリセルの場合は、蓄積ノードが半導体基板(半導体突出領域)に接する面積を小さくできるため、α線によるソフトエラー耐性も向上できる。
(実施例)

以下、本発明を実施例によってさらに詳細に説明する。説明を簡明にするため、各部の材質、半 導体層の導電型等を規定して述べるが、材質、導電型等はこれに限定されるものではないことは言うまでもない。

実施例 1

本発明の第1の実施例の半導体装包の断面構造を第1回に示す。本構造は、VLSIに必須のCMOS構造である。

図において、11はP型シリコン基板、13はNウェル、12はPウェル、14はフィールド酸化膜、15はゲート酸化膜、16はゲート電極、17はゲート保護絶縁膜、19は頻壁シリコン窒化膜、13′はNウェル13の表面領域に突出し

ランジスタのソース端子を兼ねた金鳳電極、39はP型トランジスタのドレイン端子およびN型トランジスタのドレイン端子を兼ねた金属電極、38はPウェル端子およびN型トランジスタのソース端子を兼ねた金属電極である。

て設けられたN型突出領域、12′はPウェル 12の表面領域に突出して設けられたP型突出領 域、10′はゲート電極16の直下のN型突出領 城13′に設けられたN型突出領域13′より不 純物 設度の高い N 型不純物 層、 1 0 はゲート 電極 16の直下のP型突出領域12′に設けられたP 型突出領域12′より不純物濃度の高いP型不純 物層、20はN型突出領域13′およびP型突出 領域12′の両側下部に延在して設けられた絶縁 膜、21はシリコン蒋膜、30は N⁻ 領域あるい は N⁺ 領域、 2 4 は N ウェル電極、 2 8 は P 型ト ランジスタのソース領域、29はP型トランジス タのドレイン領域、27はN型トランジスタのド レイン領域、26はN型トランジスタのソース領 域、33はP⁻ 領域あるいはP⁺領域、25はPウ ェル電極、31はP型トランジスタの真性ソース 領域、32はP型トランジスタの真性ドレイン領 域、35はN型トランジスタの真性ドレイン領域、 34はN型トランジスタの真性ソース領域、36 は層間絶縁膜、37はNウェル端子およびP型ト

制し、ソース、ドレイン間耐圧が向上できる。また、該不純物ドープ層10′、10の領域は、ドレイン電極29、27の電圧により空乏およびび、転することがなくなるので、空乏層からの発生のので、空之層がないなる。また、このできる。また、ことができる。また、このができる。また、このができる。また、このができる。まりでは、アクトンができる。なりでは、アクトンができる。なりでは、アクトンができる。なりでは、アクトンができる。なりでは、アクトンができる。なりでは、アクトンができる。なりでは、アクトンがある。

第2の特長は、真性ソース、ドレイン領域(P型トランジスタではP「領域31、32、N型トランジスタではN「領域34、35)に接続されるソース、ドレイン領域(P型トランジスタでは26、27)が多結晶シリコン等の半導体膜で構成され、かつ、これらの真性ソース、ドレイン領域の下には絶縁膜20(従来のソース、ドレイン領域で形成された第11図の絶縁膜8、

9に相当する)が形成されており、かつ、この絶 蘇膜 8 、9は、素子阳分離(アイイソレーション) を行なう素子分離絶縁膜を兼ねていることである。 これによりP型トランジスタおよび N型トランジ スタの素子分離間隔を従来に比べ大幅に低減でき、 素子を高集積化できる。

第3の特長は、CMOS特有のラッチアップを 抑制する効果があることである。ラッチアップを 起こす電流経路は、通常、P型トランジスタの真 性ソース領域31からNウェル13、Pウェル 12を通り、N型トランジスタの真性ソース領域34である。本実施例のCMOSでは、この電流 経路にN型不動物層10′およびP型不純物層 10が存在する上、ソース領域28とP型突出領域 域13′およびソース領域28とP型突出領域 12′の接触面積が小さいので、ラッチアップを 抑制することができる。

第3図(A)~(F)は、それぞれ本発明の第 1の実施例の半導体装置の製造方法を工程順に示す断面図である。

し、 側壁部にシリコン窒化膜19を残すように異 方性エッチングを行なった。このとき、ゲート保 譲絶縁膜18はすべてエッチングされた(第3図 (B))

統いて、ゲート電極16の直下以外のNウェル13、Pウェル12の上部領域とN型不純物層10を除去するために(あるいはN型不純物層10′、P型不純物層10′、P型不純物層10′、P型不純物層10′、P型不純物層10の距離は、Nウェル13とPウェル12の接合耐圧を低下させない程度にすることが必要である。)、さらに異方性エッチングを行ない、N型突出領域13′とP型突出領域12′を形成する。このとき、ゲート保設・総線膜17をすべてエッチングしないようにする(第3図(C))。

第3回(C)の状態において、シリコン酸化膜で構成されるゲート保護絶縁膜17をマスクとして露出しているシリコン表面部分に高濃度の不純物をイオン注入法によりドーピングする。ソース

まず、P型シリコン基板11にNウェル13、 Pウェル12を形成し、所定領域に公知の素子間 分離技術を用いてフィールド酸化膜14を形成す る。次に、イオン注入法によりNウェルよりも高 設度となるようにN型不純物層10′と、Pウェ ル12よりも高温度となるようにP型不純物層 10を形成する。その後、約15mm厚のゲート絶 鯵膜となるシリコン酸化膜15を熟酸化法により 形成し、貌いて、ゲート電極となる多結晶シリコ ン薄膜16を形成する. なお、この多結晶シリコ ン辞膜16にはPOC 2,を拡散源とする熱拡散 により婚の高級度拡散を行なって低抵抗にし、し かる後、燐が値かに添加されたシリコン酸化膜 17、およびシリコン窒化膜18を逐次堆積した。 続いて、多結晶シリコン薄膜 16、シリコン酸化 膜17、シリコン窒化膜18からなる重ね合わせ 膜を公知の写真触刻法により加工し、ゲート電極 16およびゲート保護絶縁膜17および18を形 成した(第3図(A))。

この状態から全面にシリコン窒化膜19を堆積

側の下部に絶縁膜20を形成したくない場合は、その領域ヘイオンを注入しないように、レジスト膜等でその領域を覆えばよい。この後、熱酸により絶縁膜20を形成する。ここで、熱酸化化膜の成長速度は不純物濃度が高い程大きくなることがある。 から不純物濃度が高い程大きくなることがある。 はその他の部分よりも酸化膜厚が小さくなる はその他の部分よりも酸化膜厚が小さくなる 3回(D))。また、絶縁膜20は、異方性の絶縁物堆積法を用いて形成してもよい。

第3回(D)の状態から、Nウェル13および Pウェル12の電位を固定するために絶縁膜20 をマスクを用いて部分的にエッチングした後、チャネルが形成されるようにゲート電極

16の直下のシリコン酸化膜のみをエッチング除去することによってソース、ドレインとなる りっしかる後、シリコン表面を露出させる。しかる後、シリコン表面にのみシリコンを付着するプラグ技術あるいはエピタキシャル成長等によりウェルコンタット領域には露出するウェル表面から、ソースのサレイン領域にはゲート直下のシリコン露出部の表

面部分から多結晶シリコン稼譲 2 1 もしくは単結晶シリコン稼譲を付着させる。なお、プラグ技術については、プロシーディングズ オブ ザ ファースト インターナショナル シンポジウム オン ULSI (PROCEEDINGS OF THE FIRST INTERNATI - ONAL SYMPOSIUM ON ADVANCED MATERIALS FOR ULSI) p.103~120に記載されている。ソース、ドレイン領域からは自己整合的にシリコン稼
が付着するため、マスクずれに関してはウェルコンタクト領域にのみ注意を払うことで済み、マスク合わせを容易に行なうことができる(第3図(E))。

次に、シリコン薄膜 2 1 により、ウェルとのオーミックコンタクトおよびトランジスタのソース、ドレイン領域を形成するために、シリコン薄膜 2 1 にホトレジスト (図示せず) を用いて不純物をイオン注入法によりドーピングする。NウェルコンタクトおよびN型トランジスタのソース、ドレインとなる部分のシリコン薄

ランジスタの高耐圧化、ホットキャリアによる寿命劣化防止に有効であることは言うまでもない (第3図(F))。

実施例 2

第4回は、本発明の第2の実施例のCMOSの 断面図である。

CMOS回路においては、第1図に示したよう

膜にはマスク 2 3 を用いることによりそれぞれシリコン稼膜 2 1 を N⁺、 P⁺ 領域に分割する。この結果、 N ウェル電極 2 4、 P 型トランジスタのソース領域 2 8、 ドレイン領域 2 9、 N型トランジスタのソース領域 2 6 およびドレイン領域 2 7、 Pウェル電極 2 5 が形成される。

このとき、ゲート電極16と異なる導電型の不 純物をドーピングするときは、そのゲートルを マスクするほうが好ましい。この後、ウェルイン タクト抵抗を低減化し、かつス、ドレイイなっ 域の不純物を活性化するためにアニールを行し、N ウェル13内にはP⁻領域30が、N型突出し、 13'内にはP⁻領域31、32が形成され、 た、Pウェル12内にはP⁻領域33が、P型には と、 ではいって領域33)にN型に はなお、領域30(領域33)にN型に れる。なお、領域30(領域33)にN型に れる。なお、ででは、N⁻領域33)に N型でと れる。なお、でででした。 ア・領域31、32おとび、N⁻領域34、35は ア・領域31、32および、N⁻領域34、35は

なようなインバータ回路(ゲート電極16を入力 端子、電極37を電源端子、電極38を接地端子、 電極39を出力端子とした場合)のみではなく、 多入力回路も存在する。本実施例は、この多入力 CMOS回路の実施例であり、電極の取り出し以 外は第1図の構造と同様である。

る.

本実施例の多入力回路の C M O S においても、 第1の実施例と同様の効果を有することは 貫うま でもない。

なお、本実施例において、単体のトランジスタ に着目した場合も、ゲート電極16の直下の半導 体突出領域12′、13′に設けた該突出領域と 同一導電型で高温度の不純物ドープ領域10、 10′により、該突出領域における空乏層の2次 元分布を抑制し、閾電圧値が低下するのを抑制で きる。また、高級度不純物ドープ領域10、10 ′により、ドレイン健界を弱めることができるの でパンチスルーの抑制が可能で、ソース、ドレイ ン間耐圧を向上できる。このように短チャネル効 果を改善できる。さらに、本構造をメモリセルに 適用することにより、該高温度不純物ドープ領域 10、10′より深いところで発生する雑音キャ リアのチャネル部への侵入を該高温度不純物ドー プ領域10、10′の電位障壁により抑止でき、 α線によるソフトエラーの抑制効果を持つ。また、

ジスタ49のゲート、N型トランジスタ51のゲート、ならびにN型トランジスタ52のドレインに結線し、電源端子45をP型トランジスタ49、50のソース、接地端子46をN型トランジスタ51、52のソースに結線することによってメモリセルを構成することができる。

転送トランジスタ40、41のゲートであるワード線42の電圧を低レベルから高レベルにすることによって、データ線43、44を介してデータの書き込み/読み出しを行なう。

次に、レイアウト図(第5図(B)~(D))の説明を第1図の断面図を用いて行なう。レイアウト図が複雑であるため、工程が進むに従って3つに分割した。

各レイアウト図において、破線で囲んだ部分が メモリセル1個分に相当する。まず、第5図(B) は、第3図(E)までの工程終了時を示す。第5 図(B)において、第1図のNウェル13の領域 がレイアウト図の符号53、トランジスタで形成 されるアクティブ領域が54、トランジスタのゲ 素子分離用絶縁膜20の上にトランジスタのソース、ドレイン領域28・29 (あるいは26・27)が設けてあるので、素子分離に必要な距離を低減でき、高集積化に有利である。

実施例 3

第5図(A)は、本発明をメモリセルに適用した場合の本発明の第3の実施例の回路図、第5図(B)~(D)は、それぞれ第5図(A)の回路を有するメモリセルのレイアウト図で、 級造工程が順に進んだ場合のレイアウト図である。

ート電極16となる第1の導電層が55、 Nウェル13の端子取り出しのためのコンタクトが56. Pウェル12の端子取り出しのためのコンタクトが57である。

導電層を用いて配線することにより、第5回(A)の回路を有するメモリセルを実現する。すなわち、第5回(D)に示すように、①接地端子46を取るためのコンタクト59、②電源端子

45を取るためのコンタクト60、③情報蓄積ノ ード47を取るためのコンタクト61、④情報苔 稵ノード48を取るためのコンタクト62の上に、 配線層63を付着して配線する。この配線の上に、 さらに
問題総験
態
重ねた
後
、
コンタクト
穴
64 を開け、配線層65によってデータ線43、44 を形成する。データ線43、44のコンタクトを 取る際に、配線層63の一部である63′ (一点 鎖線で図示した)より小さなコンタクト穴を開け (61、62と同じ工程)た後、63′を形成し、 この配線の上に、さらに層間絶縁膜を重ねて形成 した後、コンタクト穴64を開け、配線層65を 形成することにより、配線層65のコンタクト部 段差が小さくなるため、配線層 65の膜厚低下を 防ぐことができ、結果として、配線度65のコン タクト部の抵抗増加を防ぐことができる。

実施例 4

本実施例は、第3の実施例の第5図(A)において、転送トランジスタ40、41をP型トランジスタに替えた場合のメモリセルの実施例である。

および各部の名称に対する符号は、第5図(A)~(D)と同様である。

このレイアウトにおいて、特徴的なことは信号線であるデータ線Dataあるいは Dataの両側で間に電位の配線電源線Vcc、接地線GNDが平でに配置されていることである。このことには確立して強いといる。また、ワード線がWi、Wiと2本で1つの内では、サセルを構成することになり、メモリセルを構成することになり、メモリセルを構成することになり、メモリセルが実現でき、ノイズに強い構造となる。

すなわち、例えば、第5図(A)の回路図において、情報蓄積ノード47、48がそれぞれVcc、Vssの電位となり、情報「1」を記憶しているとする。このとき、α線などのノイズにより電子が情報蓄積ノード47に入り、電位を低下させると、N型トランジスタ52がオフし、同時にP型トランジスタ50がオンする。この結果、情報蓄積ノード48の電位が上昇してVccとなり、情報が

第6図(A)は、本発明の第4の実施例の回路図、第6図(B)は、本発明の第4の実施例のレイアウト図である。ワード線42の電圧を高レベルから低レベルにすることによって、データ線43、44を介してデータの書き込み/読み出しを行なう(第6図(A))。また、第5図(C)におけるマスク58を第6図(B)に示すようにする。

実施例 5

第7回は、本発明の第5の実施例のメモリセルのレイアウト図である。このメモリセルの回路図および各部の名称に対する符号は、第5回(A)~(D)と同様である。本発明を用いない通常のトランジスタを用いてレイアウトした場合の面積を1として計算したところ、本発明によるメモリセルは、0.7となり、30%の占有面積低減となった。

実施例 6

第8回は、本発明の第6の実施例のメモリセル のレイアウト図である。このメモリセルの回路図

「0」に変わり、ソフトエラーが発生する。この とき、P型トランジスタ49の電流駆動能力がP 型トランジスタ50よりも大きければ、情報薔積 ノード48の電位が上昇する前に情報蓄積ノード 47の電位がVccまで復帰することができる。こ の結果、情報は「1」となり、ソフトエラーは発 生しない。しかしながら、情報蓄積ノード47、 4 8 がそれぞれ Vss、 Vccの電位となり、このメ モリセルが情報「〇」を記憶する場合、ノイズに より情報蓄積ノード48の電位が低下すると、P 型トランジスタ49の電流駆動能力がP型トラン ジスタ50の電流駆動能力よりも大きいために、 情報蓄積ノード47の電位がVccとなり、情報が 「1」に変わり、ソフトエラーとなる。このメモ リセルはP型トランジスタの駆動能力の違いによ るアンバランスのために、情報が「1」となりや すくなっている。すなわち、アンパランスのため に、メモリセルの信頼性を低下させることとなる。 ところが、本実施例では、レイアウトの対称性の ため、バランスが良いので、メモリセルの偶頼性

を向上させることができる。

実施例 7

第9図(A)は、本発明の第7の実施例のメモリセルの回路図、第9図(B)は、本発明の第7の実施例のメモリセルの断面図である。

10の不純物ピーク位置をP型シリコン基板1の 表面から0.8.μω以下にすると、短チャネル効果の 改善が顕著になる。また、本梅遺をメモリセルに 適用した場合、α線が入射した場合において、情 報蓄積ノードとなる6あるいは7内で発生した電 子・正孔対は、情報養積ノード6あるいはフレシ リコン基板1の接触する小さな領域からしか越板 1へ流出することができず、流出できない電子や 正孔は情報薔薇ノード6あるいは7内で再結合を し、電気的雑音とはならない。また、基板1内に 発生した雑音電荷である電子は、P型不純物圏 1 0の電位障壁のために情報蓄積ノード6あるいは 7に到達できない。これと反対導電型のP型トラ ンジスタの場合は、N型基板あるいはNウェル内 に発生した雑音電荷である正孔は、N型不純物層 10′の電位障壁のために情報蓄積ノードに到達 できない。 結果として、 α線により発生した雑音 電荷の情報蓄積ノードへの侵入により情報蓄積ノ ードの蓄積電荷量が変化しないようにできるため、 α 線によるソフトエラー耐性向上に有効な構造と

向上する。また、隣のメモリセルとの絶縁分離は、付着するシリコンの量によって制御することができるため、絶称分離領域を必要としない。この結果、メモリセル面積を小さくできる。

実施例 8

第10図は、本発明の第8の実施例のトランジ スタの断面図である。

作用のところで説明したように、P型不統物層

なる.

実施例 9

第12回は、本発明の第9の実施例の接合トランジスタの断面図である。このN型接合トランジスタのチャネル領域におけるN領域(P接合トランジスタではP型領域)80を除く各部の名称に対する符号は第1図と同様である。

本実施例において、第1図の構造と比較して異なる点は、第1図におけるゲート酸化膜15が直接P型突出領域12~に接続され、その接合部のチャネル領域にN領は、第1図の構造の製造工程を示す第3図(A)のエスオコの構造のサートでは16を形成するシリコンスによりチャネル領域となるシリコンスによりチャネル領域となるシリコンスが一大性のできる。

本実施例の接合型トランジスタにおいても、第8の実施例と同様の効果を有することは言うまで

もない。

実施例 10

第13図(A)は、本発明の第10の実施例の 回路図、第13図(B)は、本発明の第10の実 施例の断面図である。

レッション型であるN型MOSトランジスタ94. P型MOSトランジスタ95に置き換え、第13 図(B)におけるゲート電極16とP型突出領域12′、ゲート電極16とN型突出領域13′の境界にゲート酸化膜15が存在することを除くと、本発明の回路図および断面図の各部の名称に対する符号は、第13図(B)と同様である。

本実施例においても、第10の実施例と同様の 効果を有することは言うまでもない。

以上、本発明の実施例について説明したが、本 発明が上記各実施例に限定されないことは言うま でもない。例えば、上記実施例では、ゲート絶縁 膜を有するMOSトランジスタについて述べたが、 ゲート絶縁膜を有さないMESトランジスタにも 本発明は有効である。

〔発明の効果〕

以上説明したように、本発明の半導体数置において、ゲート電極直下の半導体領域に該半導体領域と同一導電型で高温度の不純物ドープ領域を設

れる.

実施例 11

第14図(A)は、本発明の第11の実施例の 回路図、第14図(B)は、本発明の第11の実 施例の断面図である。

第13図 (A) におけるN型接合トランジスタ 92、P型接合トランジスタ93をそれぞれデブ

また、素子分離用絶縁膜の上にトランジスタの ソース、ドレイン領域を形成する本発明の半導体 装置においては、素子分離に必要な距離を低減で きる。また、本精査を用いてチャネル長が0.5μm 以下の超微細トランジスタで構成される C M O S やメモリセルを構成すれば、高集積かつ高信頼な 築積回路を実現することができる。また、メモリセルの場合は、情報蓄積ノードと半導体基板(半導体突出領域)に接する面積を小さくできる。さらに、CMOSの場合は、トランジスタのソース領域と半導体基板(半導体突出領域)に接する面積を小さくできるので、ラッチアップを発生しにくくすることができる。

このように本発明によれば、短チャネル効果をさらに改善できるので、半導体装置の高信頼化を実現でき、また、占有面積が小さく、ラッチアップ耐性、ソフトエラー耐性を向上できるため、高集積度、高信頼度のMOS集積回路を実現できる効果がある。

4. 図面の簡単な説明

第1図は、本発明の第1の実施例のCMOSの 断面図、第2図(A)は、本発明による高温度不 純物ドープ領域による関電圧値低減効果を示す図、 第2図(B)は、本発明による不純物ドープ領域 の不純物温度ピーク位置を示す断面図、第3図


本発明の第11の実施例の回路図、第14図(B)は、本発明の第11の実施例の断面図である。

- 1 … P型シリコン基板
- 2 … 崇子分離絶緣膜
- 3…ゲート絶縁膜
- 4 … ゲート電極
- 6 …ドレイン拡散層
- 7 … ソース拡散層
- 8、9…絶縁膜
- 11… P型シリコン基板
- 10 ··· P型不純物層
- 10′ ··· N型不純物層
- 12 ··· P ウェル
- 13 ··· N ウェル
- 12′ ··· P型突出領域
- 13′ ··· N型突出領域
- 15…ゲート酸化膜
- 16…ゲート電極
- 20…絶縁膜
- 21…シリコン苺膜

(A)~(F)は、それぞれ第1図の半導体装置 の製造方法を示す工程断面図、第4図は、本発明 の第2の実施例のCMOSの断面図、第5図(A) は、本発明の第3の実施例のメモリセルの回路図、 第5図(B)~(D)は、それぞれ第1図の回路 を有するメモリセルの製造工程毎のレイアウト図、 第6図(A)は、本発明の第4の実施例のメモリ セルの回路図、第6図 (B) は、本発明の第4の 実施例のレイアウト図、第7回は、本発明の第5 の実施例のメモリセルのレイアウト図、第8図は、 本発明の第6の実施例のメモリセルのレイアウト 図、第9図(A)は、本発明の第7の実施例のメ モリセルの回路図、第9図(B)は、本発明の第 7の実施例のメモリセルの斯面図、第10図は、 本発明の第8の実施例のトランジスタの断面図、 第11図は、従来のトランジスタの断面図、第 12図は、本発明の第9の実施例の接合トランジ スタの断面図、第13回(A)は、本発明の第 10の実施例の回路図、第13図(B)は、本発 明の第10の実施例の断面図、第14図(A)は、

- 24…Nウェル電極
- 25… P ウェル電極
- 26…N型トランジスタのソース領域
- 27…N型トランジスタのドレイン領域
- 28…P型トランジスタのソース領域
- 29 ··· P型トランジスタのドレイン領域
- 30 ··· N ⁻ 領域あるいは N ⁺ 領域
- 31…P型トランジスタの真性ソース領域
- 32…P型トランジスタの真性ドレイン領域
- 33… P- 領域あるいは P+ 領域
- 34…N型トランジスタの真性ソース領域
- 35…N型トランジスタの真性ドレイン領域
- 37、38、39…金属電極

代理人弁理士 中村 純之 助




第 | 図


10 PEASCAIA
10'N型不紀地層
11P型シリコン基板
12アウェル
12P型架出领域
13 Nウェル
13'N型实出领域
15ケー 数化膜
16ゲート電極

20---絶縁膜 21---シリコン薄膜


24--- Nウェル電極


25----Pウェル電描 26,28--ソース領域 27,29--ドリン領域 30-----N+領域あかいはN-領域 31,34----興性ソース領域 32,35----県性ドレイン領域 33-----P+領域あかいはP-領域 37,38,39---全属電極







第 2 図







第 3 図







第 3 図











第 4 図























第 9 図







第川図


1---P型シリコン基板 2----素子外離絶縁膜 3----ゲート絶様膜 4----ゲート電板 5----絶縁膜 


第 12 図





第13 図





第 | 4 図

第1頁の続き

Slnt. Cl. 5

識別記号

庁内整理番号

H 01 L 27/092 27/108 27/11 29/784

8624-5F H 01 L 27/10 8624-5F 325 H 381

②発明者下東勝博東京都国分寺市東恋ケ窪1丁目280番地株式会社日立製作所中央研究所内